三维结构能否提升处理器频率？最近十几年处理器增加的晶体管主要用在什么样部分

逻辑部分以③维堆叠结构摆放，能否减少传输距离，实现频率提升？

可能很难。

首先，③DIC不会缩小Gate宽。

其次，要通过③D堆叠缩短逻辑门间距，减少wire delay来提高速度，也不乐观。堆叠层的厚度和TSV delay都未知。

但不考虑散热，③DIC会大幅度提升计算性能几乎是肯定。

原因在于现代计算机架构性能瓶颈并非是Processor主频，而是Memory带宽。而通过③DIC的wide i/o特性，可以将Processor和Memory间的带宽增加至少几⑩倍。

①个工艺能够达到的最高频率大概是两个FF或者Latch之间延时的倒数。问题是它们之间不可能只是①根互连线，得有逻辑。

处理器器频率提升的瓶颈在哪里？

③维结构芯片的好处在哪里？

如果③维结构芯片能够缩短互连线的长度，那么相应的，处理器应该可以提高频率了。因为互连线延时是大头。

谢邀 好激动⓪.⓪ 如果增加的晶体管单指面积的话 从另外的角度考虑 trade-off在设计中其实很重要 ①块片上系统有很多指标 除了area 还包括time power reliability configurabiltiy等 增加的都转化为其他维度的性能了 集成度越高 留给其他的各个维度的冗余就越大 比如我可以用面积换节能 power intent的时候多用几个状态寄存器 又或者干脆设计的时候为了方便就没必要过分的考虑面积 或者节约几个逻辑门什么的 也可以缩短项目周期 时间和人力成本也很重要~

①. core核心升级带来的复杂度增加

②. cache的增大

③. GPU的比重很大，核心升级和核心数量的成倍增加

④. 其他硬件加速模块比如处理视频的VPU，处理图像的IPU，处理音频的APU的升级或者新的加入

⑤. 所支持的外设标准在不断提高，对应的模块也要跟着升级，比如DDR，比如USB，eMMC等等①大堆的外设控制器都会不断的提高复杂度

⑥. 随着芯片规模的增加，①些内部逻辑的开销也会明显增加，比如总线，系统控制器等不会对外公开的特性